- Cadence Concept-HDL&Allegro原理图与电路板设计
- 周润景 李琳编著
- 358字
- 2025-02-25 07:59:22
5.4 网络类(Net Class)
(1)在约束管理器的左边窗口,单击Physical视图,选择Net→All Layers工作表,如图5-4-1所示。
(2)在右边窗口的root对象上右击,从下拉列表中选择Create→Net Class命令,如图5-4-2所示。

图5-4-1 约束管理器

图5-4-2 菜单栏
(3)选择名为“clock”的网络类并单击OK按钮,出现一个新的名为CLOCK的对象列表,如图5-4-3所示。
(4)在新的网络类对象上单击右键,选择Membership→Net Class命令。在Net Class Membership for CLOCK窗口,拖动滚动条到Net,选择DCLK和MCLK网络添加到Current Members列表,单击OK按钮,如图5-4-4所示。

图5-4-3 名为CLOCK的对象

图5-4-4 Net Class Membership for CLOCK窗口
(5)CLOCK网络类在Objects列表中显示了列表分支,如图5-4-5所示。

图5-4-5 CLOCK的分支
(6)创建两个网络类,名称和网络器件如表5-1和表5-2所示。
表5-1 网络15MIL_VOLTAGE
表5-2 网络24MIL_VOLTAGE
(7)操作完以上步骤,网络类和包含的网络名称出现在Objects列表,如图5-4-6所示。

图5-4-6 查看Objects列表
(8)在约束管理器窗口,保存设置并退出。